当今许多电信公司正密切关注着他们所致力的3G产品的研制和开发，例如移动终端、基站以及其它大量的网络设备。无可置疑地，3G产品和业务已经成为无线通信市场的主流，而其中CDMA，尤其是宽带CDMA(W-CDMA)凭借着其高性能、在系统容量运用中的高效性以及物理资源使用中的便捷性，日益成为3G技术中的主导。

为了满足3G的高技术复杂度以及高信号处理要求，基于FPGA/ASIC的专用硬件必须要符合不同用户产品的规格。也就是说，在3G无线终端发展中，产品的尺寸、重量以及功率消耗这些参数将是十分关键和重要的决定因素。由此，系统芯片(SoC)作为一门新的设计方略被引入了3G的发展。SoC要求能够将区域有效信号处理算法与结构的设计、发展都集成在一块小的芯片上。

数字滤波器作为信号处理中最为常见的元件，被广泛地应用于无线通信的各个部分中。本文针对3G标准CDMA 2000中的脉冲成形FIR滤波器的ASIC实现进行讨论，并在此提出一种实效的实现结构：基于分布式运算(DA)结构的查表法。

二、脉冲成形滤波器

脉冲成形滤波器常用于旨在提高信号频谱传输效率的基带通信传输中。经过D/A转换后的成形滤波器通常是被设计为FIR滤波器，其作用是［1］：将信号的同相(I)和正交(Q)符号转换为模拟的I、Q信号。

一般来说，FIR滤波器是需要有一个升余弦或者是平方根升余弦成形脉冲响应的。这里需要注意的是，成形滤波器的采样速率一般要求比输入的I、Q符号速率要高(通常是其4~8倍)。因此，在此要有一个先于脉冲成形的过采样。图1描述了典型的成形过程，其中过采样通过在连续的输入采样值中插入M-1个零值来实现的。CDMA2000标准中，对1个扩频速率的系统(码片速率＝1.2288 MCPS)，用48阶对称系数FIR滤波器；对3个扩频速率的系统(码片速率＝3×1.2288 MCPS)，用108阶的滤波器。由于滤波器运行在4倍码片速率下，因此输入的I、Q符号应该是过采样的4倍，即图1中M＝4。

假设FIR滤波器传递函数为H(z)，根据十进制/插补理论［2］，通过如图2所示对H(z)的多相分解(在图中设M＝4)，能更有效地完成过采样及滤波器功能。在图2中，Hk(z)表示子滤波器的传递函数，其脉冲响应hk(n)=h(4n+k), n=0,1,…11是由对h(n)抽值得出的。多相结构的优点在于：单个子滤波器是工作在较低的抽样速率上的，而将4个子滤波器相结合后，其系数总值与原来滤波器的H(z)系数相当。也就是说，采用这个方法，整体的计算总量能减少3/4。同时从图2可以看出，这种方法需要用到4个滤波器，因此就硬件的有效性来说，这并不是最理想的。

下面将介绍一种结构，对于ASIC来说它更加得实际、实效，同时也保留了多相分解的优点。

三、分布式运算体系

在分布式运算(DA)运算法则中，滤波器的输出可以表示为

其中ak是固定的滤波器系数;
xk是输入数据字。
如果将xk表示成B比特的二进制补码，|xk|<1，则有

其中bki取值为0或是1,bk0是符号位,bk0为1表示数据为负，bk0为0表示数据为正；bk,B-1是最低有效位(LSB)。将(2)式和(1)式合并后，我们可以得到y具体的比特位表达式［3］：

由于bki取值只有0或1， 则(4)式的值有2N种可能性。因此，可以预先算出这2N个局部结果并存放在一个固定的表中(表的宽度为对系数ak定义的宽度，深度为2N)，N是能够对数据源抽样数据进行处理的数据长度［3］。然后按照输入的数据，直接对该表寻址并将结果导入累加器中。在B-1次查表之后，累加器的寄存器存储有(3)式第一项所示的结果。最后一个查表给出局部结果，也就是(3)式中的第二项，用于表示符号位，并且在寄存器的右移位操作中不包括该项，即将它从寄存器的右移过程中减去。因此，在整个程序中只有在符号位时钟上会使用减法控制。